AMD випустила Ryzen 9 7950X3D з 3D V-Cache другого покоління у кінці лютого. Компанія поділилася деякими технічними подробицями, що проливають світло на продуктивність технології.

Під час презентації ISSCC AMD розповіла про проблеми, з якими вона зіткнулася під час встановлення одного вузла чиплета на інший. Як і 5800X3D, V-кеш 7950X3D розташований над звичайним кешем L3 для зручності підключення. Подібне розташування також захищає V-Cache від тепла, що виділяється ядрами. Однак V-Cache, який акуратно поміщався над кешем L3 у 5800X3D, перекривав кеш L2 по краях ядер у 7950X3D.

 

Частково проблема полягала у подвоєнні об’єму кеш-пам’яті L2 у кожному ядрі – з 0,5 МБ у Zen 3 до 1 МБ у Zen 4. Інженери обійшли додаткові просторові обмеження, створивши отвори в кеші L2 для through-silicon vias (TSV), що подають живлення на V-Cache. Сигнали TSV, як і раніше, надходять від контролера в центрі CCD, але AMD також скомпонувала їх, щоб зменшити площу на 50%.

 

 

AMD зменшила V-Cache з 41 мм до 36 мм, зберігши ті ж транзистори місткістю 4,7 Б. TSMC виготовляє кеш на новій версії 7-нм процесу, розробленого спеціально для SRAM. В результаті V-Cache має на 32% більше транзисторів на квадратний міліметр ніж CCD, попри те, що CCD виробляється за технологією 5 нм.

 

 

Всі вдосконалення та обхідні шляхи, реалізовані AMD, призводять до збільшення пропускної спроможності на 25% до 2,5 ТБ/с та підвищення ефективності. Разючий прогрес для дев’яти місяців між першим та другим поколіннями процесорів із 3D V-Cache. Водночас ситуація показує, з якими складностями стикається розробка багатошарової пам’яті. Надалі вони можуть вилитися в обмеження масштабування та проблеми з тепловиділенням.

 

Джерело: itc.ua